內(nèi)存頻率

 

我們都知道內(nèi)存有頻率，現(xiàn)階段我們使用的DDR4內(nèi)存頻率一般都是2133MHz、2400MHz、2600MHz.....，只要仔細觀察我們不難發(fā)現(xiàn)他們的間隔方式并不是很規(guī)律，那這些頻率數(shù)字是基于什么原則來規(guī)定的呢?

 

晶振和BLCK

 

內(nèi)存頻率的這些數(shù)字是怎么來的呢?我們來一起抽絲剝繭，追溯到源頭的話，其實是因為位于主板上的一顆小小的晶振。

 

一般主板上都會有兩個以上的晶振，而在這幾個晶振中最重要的就是XTAL，它能夠提供基準的24MHz頻率，它接入南橋PCH的嵌入式時鐘控制器ICC經(jīng)過其中的PLL和差分器，輸出100MHz的時鐘信號CLKOUT_CPUBCLK_PIN，這也就是BCLK基頻了。

 

Base Clock基頻的工作機制也比較簡單，舉個例子，它就像溪水，從南橋流出然后匯入CPU，然后開始逐漸分出支流，澆灌到內(nèi)核、核顯、內(nèi)存等組件。

 

也就是說它是基準頻率，其他各組件的Multiplier(倍頻)都是在此基礎(chǔ)上變化而來，怎么樣是不是明白一些了?

 

 

內(nèi)存基頻

 

內(nèi)存頻率來源于CPU外頻，所以內(nèi)存一般有100MHz模式和133MHz模式這兩種基頻。為了得到它們，就需要一個叫做：BCLK到內(nèi)存頻率轉(zhuǎn)化率Ratio(比例)的東西。

 

這個選項一般是由BIOS來自動設(shè)置的，我們并不需要過多擔(dān)心，當(dāng)然如果你需要手動輸入自己心滿意足的頻率則需要手動來輸入這一項數(shù)值了。

 

計算公式

 

一般這個Ratio有100 : 100和100 : 133兩種選擇，也就是要不DRAM基頻和BCLK一致，要不然就是1:1.33，好了有了這兩個基頻，內(nèi)存的最終頻率和CPU一樣，也就是說：

 

內(nèi)存頻率 = 內(nèi)存基頻x倍頻

 

接下來我們來一道數(shù)學(xué)題將數(shù)值帶入公式試試，以2133MHz和2666MHz為例，由于133MHz是近似值，原值為133.3333333333....MHz，我們保留小數(shù)點后4位，重新計算一下后兩題，結(jié)果四舍五入到整數(shù)部分。

 

2133MHz=133.3333基頻x16倍頻=2133

 

2666MHz=133.3333基頻x20倍頻=2666

 

 

推薦閱讀：