【導(dǎo)讀】AI大模型迭代推動算力指數(shù)級增長，而存儲帶寬演進(jìn)滯后，“存儲墻”已成為限制AI系統(tǒng)能效的核心瓶頸——單節(jié)點(diǎn)高帶寬需求與傳統(tǒng)存儲接口性能不足的矛盾突出，企業(yè)級存儲吞吐瓶頸亟待突破。對此，奎芯科技（MSquare）依托集成電路IP技術(shù)積淀，推出ONFI 6.0標(biāo)準(zhǔn)PHY IP解決方案，以優(yōu)異傳輸、信號處理及適配能力破解存取鴻溝，并借Chiplet布局升級為基礎(chǔ)設(shè)施平臺，為AI存儲降本增效提供新路徑。

作為全球領(lǐng)先的集成電路IP供應(yīng)商，奎芯科技已實(shí)現(xiàn)對ONFI 6.0標(biāo)準(zhǔn)的全面支持，旨在破解大數(shù)據(jù)時代的存取鴻溝。

極致傳輸速率：支持最高 4800Mbps（符合NV-LPDDR4標(biāo)準(zhǔn)），顯著提升閃存控制器與顆粒間的交互效率。

信號穩(wěn)健性技術(shù)：內(nèi)置 1-tap DFE（判決反饋均衡） 和 Pi-LLT技術(shù)，有效補(bǔ)償高速信道中的損耗與衰減。

智能化適配能力：支持 8組Timing Group 及 SCA（獨(dú)立指令地址）架構(gòu)，具備基于固件的訓(xùn)練能力，能夠完美適配全球主流廠商的存儲顆粒。

技術(shù)規(guī)格參數(shù)

戰(zhàn)略演進(jìn)：從單一IP向Chiplet基礎(chǔ)設(shè)施平臺跨越

奎芯科技不僅提供“設(shè)計(jì)藍(lán)圖”，更通過 M2LINK 系列產(chǎn)品（如 ML100 IO Die）實(shí)現(xiàn)硬件級交付。

解耦架構(gòu)：將存儲接口與核心SoC物理解耦，弱化熱效應(yīng)對存儲顆粒的影響，提升系統(tǒng)可靠性。

降本增效：通過國產(chǎn)化供應(yīng)鏈和先進(jìn)互聯(lián)架構(gòu)，助力客戶降低約 20% 的系統(tǒng)級成本。

總結(jié)

針對AI“存儲墻”痛點(diǎn)，奎芯科技以O(shè)NFI 6.0 PHY IP為突破，憑借4800Mbps傳輸速率、先進(jìn)信號技術(shù)及適配能力，打破存儲與計(jì)算性能壁壘，為大模型場景提供高效存取方案。奎芯科技未止步于單一IP，順應(yīng)Chiplet趨勢，通過M2LINK系列實(shí)現(xiàn)硬件交付，以解耦架構(gòu)提效、國產(chǎn)化供應(yīng)鏈降本，完成從“設(shè)計(jì)藍(lán)圖”到“落地產(chǎn)品”的跨越。